Título CIRCUITO PARA CORRELACIONAR DOS SECUENCIAS BINARIAS EMPLEANDO POR LO MENOS UN TRANSISTOR DE COMPUERTA FLOTANTE
Resumen: La presente invención está relacionada con un circuito para correlacionar dos secuencias binarias empleando por lo menos un transistor de compuerta flotante, el cual comprende por lo menos un primer registro A y por lo menos un segundo Registro B de dos secuencias binarias; por lo menos un transistor de compuerta flotante en donde se realiza una correlación con la compuerta flotante, de las dos secuencias binarias; por lo menos un elemento acondicionador de señales que acondiciona la señal de salida del transistor en modo voltaje; y, por lo menos un elemento comparador con histéresis que permite obtener solamente las secuencias con máxima correlación. El transistor de compuerta flotante realiza la correlación de secuencias mediante la suma de productos de dos secuencias según la fórmula: para = 0, ±1, ±2... Además de que el valor de la compuerta flotante (FG) del transistor de compuerta flotante está definido por la fórmula: en donde: representa las capacitancias de control. represent (ver más...)
Número de solicitud MX/a/2015/017283
Fecha de presentación 14/12/2015
Solicitante(s) UNIVERSIDAD DE GUADALAJARA [MX]; GUADALAJARA, Jalisco, 44100, MX
Inventor(es) MARCO ANTONIO GURROLA NAVARRO [MX]; AGUSTÍN SANTIAGO MEDINA VÁZQUEZ [MX]; Zapopan, Jalisco, 45134, MX
Agente FRANCISCO JAVIER PEÑA RAZO; Av. Juárez No. 976, 3° Piso, Col. Col. Centro, 44100, Guadalajara, Jalisco, México
Clasificación CIP H03K19/0944 (2006-01)
Fecha de Puesta en Circulación 2016-08-08
Título MÉTODO PARA CONVERTIR UN VOLTAJE EN UNA CORRIENTE DE SALIDA LINEAL CON AMPLIFICACIÓN DE GANANCIA Y SISTEMA PARA EL MISMO
Resumen: En este documento se muestra un circuito electrónico para mejorar las características de transconductancia como magnitud y linealidad de la corriente de salida de un amplificador de fuente común, así como la posibilidad de poder trabajar con un voltaje menor al del umbral del transistor amplificador, implementado con un transistor de compuerta flotante de múltiples entradas, MIFGMOS.
Número de solicitud MX/a/2017/004252
Fecha de presentación 31/03/2017
Solicitante(s) UNIVERSIDAD DE GUADALAJARA [MX]; GUADALAJARA, Jalisco, 44100, MX
Inventor(es) AGUSTÍN SANTIAGO MEDINA VÁZQUEZ [MX]; Zapopan, Jalisco, 45134, MX
Agente FRANCISCO JAVIER PEÑA RAZO; Av. Juárez 976 Tercer piso, Col. Colonia Centro, 44100, GUADALAJARA, Jalisco, México
Clasificación CIP H02M 3/157 (2006.01)
Clasificación CPC H02M 3/157 (2016.08)
Fecha de Puesta en Circulación 2017-10-09